Family list
1 family member for:
JP3095965
Derived from 1 application.

1 COMPLEMENTARY TYPE THIN-FILM TRANSISTOR Publication info: JP3095965 A - 1991-04-22

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

9848419

Basic Patent (No,Kind,Date): JP 3095965 A2 910422 <No. of Patents: 001> COMPLEMENTARY TYPE THIN-FILM TRANSISTOR (English)

Patent Assignee: RICOH KK

Author (Inventor): MATSUMOTO FUMINAO

IPC: *H01L-027/092; H01L-029/784

Derwent WPI Acc No: G 91-160288

JAPIO Reference No: 150280E000005

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3095965 A2 910422 JP 89232043 A 890907 (BASIC)

Priority Data (No,Kind,Date):
JP 89232043 A 890907

?

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

03433065 **Image available**
COMPLEMENTARY TYPE THIN-FILM TRANSISTOR

PUB. NO.: **03-095965** [JP 3095965 A] PUBLISHED: April 22, 1991 (19910422) INVENTOR(s): MATSUMOTO FUMINAO

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 01-232043 [JP 89232043]

FILED: September 07, 1989 (19890907)
INTL CLASS: [5] H01L-027/092; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 1090, Vol. 15, No. 280, Pg. 5, July

16, 1991 (19910716)

ABSTRACT

PURPOSE: To reduce a photolithography process once, enable an impurities diffusion layer to be of low resistance, and reduce variation of resistance by providing a gate insulation film on source and drain regions of only either of a P-channel type and an N-channel type thin-film transistors which are equipped with the source and drain regions.

CONSTITUTION: A P-type impurities region is covered with photolithography and phosphor is implanted into an N-type impurity region by ion implantation. After eliminating an oxide film 3 on source and drain regions of an N-channel transistor with a resistor 5 and a gate electrode 4 as a mask upon ion- implantation, the resist 5 on the entire surface is eliminated and boron ions are implanted at 40keV by ion implantation. When borons are laminated at this energy, boron ions penetrate a silicon layer at the source and drain regions of the N-channel transistor, so that an N-type transistor is formed in spite of implantation of boron.

◎ 公 開 特 許 公 報(A) 平3-95965

5 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)4月22日

H 01 L 27/092 29/784

7735-5F 9056-5F H 01 L 27/08 29/78

3 2 1 B 3 1 1 C

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称

相補型薄膜トランジスタ

②特 顯 平1-232043

20出 願 平1(1989)9月7日

②発 明 者 松 本 文 直 ②出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

個代 理 人 弁理士 友松 英爾

明 細 書

1. 発明の名称

相補型薄膜トランジスタ

- 2. 特許請求の範囲
 - P型半導体薄膜からなるソース、ドレイン 領域を備えた P チャンネル型薄膜トランジスタ、 N型半導体薄膜からなるソース、ドレイン領域を備えた N チャンネル型薄膜トランジスタのうち、どちらか一方のトランジスタのソース、ドレイン領域上のみゲート絶縁度を有することを特徴とする相補型薄膜トランジスタ。
- 3. 発明の詳細な説明

〔技術分野〕

本発明は、相補型トランジスタに関する。

〔従来技術〕

Pチャンネル型トランジスタとNチャンネル型トランジスタからなる相補型トランジスタを製造する方法としては従来よりフォトリングラフィーと不純物拡散を用い、P型半導体領域、

N型半導体領域を形成する方法が用いられている。この方法を用いると、P型、N型領域を形成するために2回以上のフォトリングラフィー はいの方法を関いる。第1図に従ってこりP型半導体領域をレジスト等がカバーし、リン等のN型半導体領域をカバーし、P型半導体領域をカバーし、P型半導体領域を形成する。

フォトリングラフィーの回数を減らす方法としては、コンペンセイトを用いた方法がある。これは第2回に示すように一方の不純物を他の一方の不純物より多く導入することによって、P型、N型の半導体領域を形成する。しかし、この方法は不純物拡散をコントロールすることが難しく、特に薄膜トランジスタの場合は非常に難しい。

〔目 的〕.

本発明は、簡単な構造と製法により、従来の

コンペンセイト法で得られたトランジスタより、低抵抗かつ抵抗のバラツキの小さい不純物拡散 層をもつトランジスタを提供することを目的と するものである。

(樽 成)

本発明の相補型薄膜トランジスタは、P型半導体薄膜からなるソース、ドレイン領域を備えたPチャンネル型薄膜トランジスタ、N型半導体薄膜からなるソース、ドレイン領域を備えたNチャンネル型薄膜トランジスタのうち、どちらか一方のトランジスタのソース、ドレイン領域上にのみゲート絶縁膜を有することを特徴とするものである。

〔寒旌例〕

相補型薄膜トランジスタを1回のフォトリングラフィーで、かつ、制御性よく不純物拡散を行う場合のトランジスタの構成およびその製造方法について第3図、第4図を用いて説明する。

絶縁基板 1 上にアモルファスシリコン1000 Å を化学的気相成長法にて堆積し、フォトリソグ

トホールを開孔してアルミニウムによる電極配 線を行う。ここでは、Nチャンネルトランジ タのソース、ドレイン領域上の酸化膜を除去す る方法について述べたが、Pチャンネルトラン ジスタのソース、ドレイン領域上の酸化はリンイ 去する方法も同様である。この場合にはリンイ オンが、Pチャンネルトランジスタのソース、 ドレイン領域のシリコン暦をつき抜けるため、 P型半導体となる。

(効果)

本発明によりフォトリングラフィー工程を一回減少させることができ、かつ本発明のトランジスタは従来のコンペンセイトプロセスで得られたものよりその不純物拡散層は低抵抗かつ抵抗のばらつきが小さい。

4. 図面の簡単な説明

第1図(a)~(c)は、2回のホトリソグラフィー工程を必要とするタイプの従来のトランジスタ製造工程を示し、第2図は、従来型コンペンセイト法によるトランジスタの不純物拡

ラフィー、エッチングを用いて島状に素子半導 体層2の分離を行った。熱酸化によりアモルフ ァスシリコンの表面に1000人の酸化膜 (ゲート 絶縁膜3)を形成した。ゲート電極材としてリ ンドープポリコン3000人を化学気相成長法で堆 積したのちフォトリソグラフィー、エッチング を用いてゲート電極4を形成した(第3図a)。 フォトリソグラフィーによってP型不純物領域 をカバーし、イオン注入でN型不統物領域にリ ンを注入した(第3図b)。イオン注入時のレ ジスト5とゲート電極4をマスクとしてNチャ ンネルトランジスタのソース、ドレイン領域上 の酸化膜3を除去したのち、全面のレジスト5 を除去し、イオン注入でポロンイオンを40KeV で注入した(第3図c)。このエネルギーでポ ロンを注入すると、Nチャンネルトランジスタ のソース、ドレイン領域ではポロンイオンがシ リコン層をつき抜けるためポロン注入を行った にもかかわらず、N型半導体となる(第4図)。 その後活性化、層間絶縁膜の堆積後、コンタク

散の状態を示すモデルである。

第3図(a)~(c)は、本発明のトランジスタの製造工程例を示す。第4回は第3図に示す方法により得られた本発明トランジスタの不純物拡散の状態を示すモデルである。

1 … 絶縁性基板2 … 半導体層3 … ゲート絶縁膜4 … ゲート電極5 … レジスト6 … レジスト

特 許 出 顧 人 株式会社リコー 代理人弁理士 友 松 英 剛

